

6/5.5.1

Functie-schema's ECL-IC's

Inleiding

Hoewel de "Emitter Coupled Logic" vrij zelden door doe-het-zelvers gebruikt zal worden, wordt deze technologie in snelle professionele apparatuur vaak toegepast. Dat dit een gevolg is van de zeer kleine poortvertraging van gemiddeld 1 à 2 ns zal wel duidelijk zijn.

Door de snelle professionalisering van alles wat elektronisch gaat of draait kan men verwachten dat deze schakelingen binnen niet al te lange tijd ook gemeengoed zullen zijn in toepassingen waar men nu nog naar de snelste leden van de 74-familie grijpt.

Er bestaan 2 gestandaardiseerde ECL-reeksen, namelijk de ECL 10K en de ECL 100 K reeksen. In dit hoofdstuk worden de functie-schema's van de leden van deze twee families op numerieke volgorde getekend.

De ECL 10K reeks

Kenmerken in het kort:

- Poortvertraging: 2 ns
- Flanksteilheid: 3,5 ns
- Vermogen per poort: 25 mW
- Frequentiebereik klok: 125 MHz
- Voedingsspanning: -5,2 V typisch


De ECL 100K reeks

Kenmerken in het kort:


- Poortvertraging: 1,5 ns
- Flanksteilheid: 0,7 ns
- Vermogen per poort: 25 mW
- Frequentiebereik klok: 500 MHz
- Voedingsspanning: -4,5 V typisch

5.5.1 Functie-schema's ECL-IC'S


10100




10101




10102




10103




10104



10105




5.5.1 Functie-schema's ECL-IC'S




5.5.1 Functie-schema's ECL-IC'S


10113




10114




10115




10116




10117



10118




5.5.1 Functie-schema's ECL-IC'S




5.5.1 Functie-schema's ECL-IC'S


10130




10131




10132




10133









10134



10135




5.5.1 Functie-schema's ECL-IC'S




5.5.1 Functie-schema's ECL-IC'S


10161




10162




10164




10165



10171




10172




5.5.1 Functie-schema's ECL-IC'S


10173




10174




10175




10176



10179




10180




5.5.1 Functie-schema's ECL-IC'S


10181




10188




10189




10191




10192



10210




5.5.1 Functie-schema's ECL-IC'S




5.5.1 Functie-schema's ECL-IC'S


100112




100113




100114




100117



100118




100122




5.5.1 Functie-schema's ECL-IC'S


100123




100126




100131




100131A



100136




100141




5.5.1 Functie-schema's ECL-IC'S


100142




100145



100150




100151




5.5.1 Functie-schema's ECL-IC'S

100155




100158




5.5.1 Functie-schema's ECL-IC'S

100160




100163




5.5.1 Functie-schema's ECL-IC'S

100164




100165




5.5.1 Functie-schema's ECL-IC'S

100166




100170




5.5.1 Functie-schema's ECL-IC'S

100171




100175




5.5.1 Functie-schema's ECL-IC'S


100180



100181



5.5.1 Functie-schema's ECL-IC'S



5.5.1 Functie-schema's ECL-IC'S

6/5.6

Algemene eigenschappen van digitale families

Inleiding

Karnaval der families

Twintig jaar geleden werd de digitale revolutie ingeluid met het op de markt verschijnen van de eerste digitale IC's. Simpele poortjes in TTL-technologie, zoals de 7400 en de 7401. Jaren lang beheerste de 74-familie de digitale scène. Maar in de afgelopen tien jaar zijn er meer dan tien alternatieven voor de nu standaard genoemde traditionele TTL-technologie op de markt verschenen. Families die sneller zijn, veel minder vermogen verbruiken, een groter voedingsspanningsbereik hebben, of al deze voordelen in zich combineren.

Het zal voor de gemiddelde hobbyist op dit moment volstrekt onduidelijk zijn wat de verschillen zijn tussen bijvoorbeeld de standaard 74-familie en de Schottky 74S-familie. In dit hoofdstuk worden niet minder dan dertien (!) logische families op een zeer overzichtelijke manier met elkaar vergeleken.

De families

Aan de orde komen:

- Standaard TTL 74xx;
- Low Power TTL 74Lxx;
- High-Speed TTL 74Hxx;
- Schottky TTL 74Sxx;
- Low Power Schottky TTL 74LSxx;

- FAST TTL 74Fxx;
- Advanced Schottky TTL 74ASxx;
- Advanced Low Power Schottky TTL 74ALSxx;
- CMOS 74Cxx;
- High Speed CMOS 74HC/74HCTxx;
- CMOS (1)4xxx;
- ECL 10.000 (10K);
- ECL 100.000 (100K).

Opgemerkt moet worden dat niet al deze families compatible met elkaar zijn. Zo bestaat er geen enkel verband tussen de twee ECL-families en de rest van de besproken families.

En dat is nog niet alles!

Naast deze dertien tamelijk in de praktijk vertegenwoordigde families bestaan er nog veel meer!

Denk daarbij aan namen als LSL, AC, ACT, ACL, ABT, enz! Maar het zou te voeren om deze exoten in dit toch reeds uitgebreide overzicht op te nemen. En dan worden de allereerste geïntegreerde digitale schakelingen, zoals de RDL (Resistor Diode Logic) en de DTL (Diode Transistor Logic) niet eens meer in dit overzicht betrokken!

Parameters en eigenschappen

Wil men zaken met elkaar kunnen vergelijken, dan moet men criteria opzoeken waarin die zaken zich van elkaar onder-

5.6 Algemene eigenschappen van digitale families

scheiden. Dat geldt ook hier. Maar gelukkig zijn er een heleboel parameters die men kan gebruiken om de verschillende families met elkaar te vergelijken. Deze parameters worden nu eerst in het kort verklaard.

- Poortvertraging:
Ook wel de propagation delay genoemd, is de tijd die verstrijkt tussen een logische variatie op een ingang van de poort en de reactie daarop op de uitgang van de poort.
- Vermogen per poort:
Het vermogen dat één poort uit het IC uit de voedingsspanning onttrekt.
- Klokfrequentiebereik:
De maximale frequentie van het signaal dat aan de klokingang van het IC wordt aangelegd.
- Voedingsspanning V_{cc} of V_{ee} :
De spanning tussen de massa-aansluiting en de voedingsaansluiting van het IC. Men maakt onderscheid tussen de minimale en maximale waarde van de werkbare voedingsspanning en de absoluut maximale waarde. Wordt deze laatste overschreden, dan gaat het IC stuk.
Gaat men onder of boven de werkbare voedingsspanning, dan gaat het IC niet stuk maar is de goede werking van de schakeling niet verzekerd.
- Fan-out:
De belasting die men op een uitgang van een poort kan aansluiten. De fan-out wordt niet opgegeven in aantal mA, maar in het aantal ingangen van poorten die men met de uitgang kan verbinden.
- V_{ih}
De minimale ingangsspanning op een poort die herkend wordt als logische 1.
- V_{il}

De maximale ingangsspanning op een poort die herkend wordt als logische 0.

- V_{oh}
De minimale waarde van de uitgangsspanning van een poort als deze uitgang op een logische 1 staat.
- V_{ol}
De maximale waarde van de uitgangsspanning van een poort als deze uitgang op een logische 0 staat.
- I_{ih}
De stroom die naar of van een ingang van een poort vloeit als er een logische 1 op deze ingang wordt gezet.
- I_{il}
De stroom die naar of van een ingang van een poort vloeit als er op deze ingang een logische 0 wordt gezet.
- I_{oh}
De stroom die door een uitgang van een poort geleverd of opgenomen wordt als deze uitgang op een logische 1 staat.
- I_{ol}
De stroom die door de uitgang van een poort geleverd of opgenomen wordt als deze uitgang op een logische 0 staat.
- T_a
Het toegestane temperatuurbereik van de schakeling in werkende toestand. Dit bereik is in de meeste gevallen veel kleiner dan de zogenaamde opslagtemperatuur, het temperatuurbereik als de schakeling niet met de voedingsspanning verbonden is.

Standaard TTL 74xx

Inleiding


De standaard 74xx-serie TTL (Transistor Transistor Logic) was de eerste familie verzadigde logika die in de vorm van geïntegreerde schakelingen werd aangeboden.

5.6 Algemene eigenschappen van digitale families

tegreerde schakelingen op de markt kwam en is daardoor de basis geweest voor andere families die daarna kwamen. De belangrijkste eigenschappen: snelheid, vermogens-dissipatie en uitgangsströmen zijn lange tijd voldoende geweest voor de meeste toepassingen, terwijl in deze familie de meest gevarieerde logische functies zijn verschenen. Deze familie heeft nu wel zijn beste tijd gehad en wordt meestal vervangen door 74LSxx- of 74HC(T)xx-typen.

Het Signetics en AMD alternatief

Door Signetics werd een vrijwel identieke TTL-serie vervaardigd onder de familienaam 82xx en door AMD onder de namen Am25xx, Am93xx/96xx. Deze families worden daarom niet apart behandeld.



Figuur 6/5.6-1: Een basis TTL NAND-poort met 2 ingangen en een totempaal uitgang (type 7400).

Basis-poort

De basis-poort (figuur 6/5.6-1) heeft een multi-emitter ingangsconfiguratie voor

korte schakeltijden en een actieve pull-up ("totempaal") uitgang voor een lage uitgangsimpedantie. Hierdoor worden ook de snelheid opgevoerd en de stoordrempels vergroot.

Bij transistorversterkers wordt het signaal meestal op de basis ingevoerd. Het is echter ook mogelijk de basis "vast te houden" en het signaal op de emitter te zetten, zoals bij deze TTL-schakeling gebeurt. Wanneer input A of B LAAG gaat, komt Q1 in geleiding, waardoor ook de collector hiervan laag gaat. Q2 spert daardoor, de collector van Q2 gaat dus naar hoog, zodat Q3 geleidt en de uitgang hoog wordt.

Er is voor deze geaarde basisschakeling van de ingangen gekozen, omdat de in- en uitgangsimpedanties beter op elkaar afgestemd zijn en omdat die met de planar technologie gemakkelijk vervaardigd kan worden. De ingangen moeten worden aangestuurd door laagimpedante bronnen (kleine weerstanden naar de massa) of door uitgangen van voorgaande TTL-schakelingen. Q4 moet dan de ingangsstroom van de volgende trap "sinken" (= afvoeren naar de massa).

De open-collector uitgang


Het is echter niet toegestaan om standaard-uitgangen (= totempaal) met elkaar te verbinden, omdat dan beschadiging ervan kan optreden.

Daarom zijn sommige poorten ook leverbaar met open-collector uitgang (zie figuur 6/5.6-2), waardoor "wired OR" of "wired AND" verbindingen mogelijk zijn.


Bij een open-collector uitgang moet altijd een "optrekweerstand" worden gebruikt. In figuur 6/5.6-3 is een "wired-AND" verbinding te zien, waarbij één uitgang laag

5.6 Algemene eigenschappen van digitale families

is en alle stroom moet "sinken" van de aangesloten ingangen plus de optrekweerstand.



Figuur 6/5.6-2: Een standaard TTL NAND-poort met open-collector uitgang (type 7401).



Figuur 6/5.6-3: Wired-AND configuratie.

Open ingangen bij TTL

Niet-gebruikte ingangen kunnen open blijven en zijn dan logisch "1" (hoog). Het is vanwege de storingsgevoeligheid echter beter deze aan een laag-impedante spanning te leggen (aan V_{cc} of "1") of anders

aan GND (maar dan is de ingang "0" (LAAG)).

Algemene eigenschappen

De standaard TTL-familie kenmerkt zich door de volgende algemene eigenschappen:

- Poortvertraging: 10 ns (belast met 15 pF en 400 Ω)
- Vermogen per poort: 10 mW
- Klokfrequentiebereik: max. 35 MHz
- Voedingsspanning V_{cc} : 5 V \pm 5 % typisch
7 V absoluut maximum
- Ingangsspanning V_i : 5,5 V absoluut maximum
- Fan-out: 10 (TTL-ingangen)

Aanbevolen bedrijfscondities

	min	typ	max	
V_{cc}	4,75	5	5,25	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	2,4	3,3		V
V_{ol}		0,2	0,4	V
I_{ih}			40	μ A
I_{il}			-1,6	mA
I_{oh}			-800	μ A
I_{ol}			16	mA
T_a	0	25	70	$^{\circ}$ C

Low Power TTL 74Lxx

Inleiding

De schakelingen van de Low Power familie hebben eigenlijk dezelfde configuratie als die van de standaard TTL-serie. De gebruikte weerstandswaarden zijn echter ruwweg tienmaal zo hoog, waardoor het verbruikte vermogen tot minder dan één tiende is afgenomen. Dit gaat echter ten koste van de schakelsnelheid: de vertra-

5.6 Algemene eigenschappen van digitale families

gingstijden zijn ongeveer 3 maal zo groot geworden.


Deze familie was bedoeld voor draagbare (batterij gevoede) apparatuur, maar is nooit echt populair geweest.

De serie is ook niet zo uitgebreid als de standaard-typen. Ondertussen is Low Power TTL achterhaald door (moderne) CMOS-schakelingen die niet alleen veel sneller zijn, maar bovendien nog minder dissiperen.

Algemene eigenschappen

De Low Power TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 33 ns
- Vermogen per poort: 1 mW
- Klokfrequentiebereik: max. 10 MHz
- Voedingsspanning V_{cc} :
5 V +/- 5 % typisch
8 V absoluut maximaal
- Ingangsspanning V_i : 5,5 V absoluut max.
- Fan-out: 2 (TTL-ingangen),
20 (74L-ingangen)



Figuur 6/5.6-4: Een Low Power NAND-poort met 2 ingangen en een totempaal uitgang (type 74L00).

In figuur 6/5.6-4 is een Low Power TTL basis-poort te zien met een (2-voudige) multi-emitter ingangsconfiguratie en een totempaal uitgang.

Aanbevolen bedrijfscondities

De aanbevolen bedrijfscondities voor 74Lxx-typen kunnen als volgt worden samengevat.


	min	typ	max	
V_{cc}	4,75	5	5,35	V
V_{ih}	2			V
V_{il}			0,7	V
V_{oh}	2,4	3,3		V
V_{ol}		0,2	0,4	V
I_{ih}			10	μ A
I_{il}			-0,18	mA
I_{oh}			-0,2	mA
I_{ol}			3,6	mA
T_a	0	25	70	$^{\circ}$ C

High-Speed TTL 74Hxx

Inleiding

De High-Speed familie is een van de eerste pogingen geweest om snellere verzadigde TTL-logika te vervaardigen, die ook kan samenwerken met de andere TTL-families. De 74Hxx-typen hebben een darlington aan de uitgang voor verbeterde schakeleigenschappen (kleinere uitgangsimpedantie), terwijl de weerstandswaarden kleiner zijn. De clockfrequenties zijn dan ook typisch 30 en 50 MHz. De High-Speed familie werd al vrij snel door andere, snellere schakelingen ingehaald (bijvoorbeeld Schottky-logika). In figuur 6/5.6-5 is een High-Speed TTL poort te zien met een 3-voudige multi-emitter ingangsconfiguratie en een darlington-totempaal uitgang (74H10).

5.6 Algemene eigenschappen van digitale families



Figuur 6/5.6-5: Een Low Power NAND-poort met 3 ingangen en een (darlington)-totempaal uitgang (type 74H10).

Algemene eigenschappen

De High-Speed TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 6 ns
- Vermogen per poort: 22 mW
- Klokfrequentiebereik: max. 50 MHz
- Voedingsspanning V_{cc} :
5 V \pm 5 % typisch
7 V absoluut maximum
- Ingangsspanning V_i :
5,5 V absoluut max.
- Fan-out: 12 (TTL-ingangen),
10 (74H-ingangen)

Aanbevolen bedrijfscondities

De aanbevolen bedrijfscondities voor deze reeks kunnen als volgt worden samengevat:

	min	typ	max	
V_{cc}	4,75	5	5,25	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	2,4	3,3		V
V_{ol}		0,2	0,4	V
I_{ih}			50	μ A

	min	typ	max	
I_{il}			-2	mA
I_{oh}			-1	mA
I_{ol}			20	mA
T_a	0	25	70	$^{\circ}$ C

Schottky TTL 74Sxx

Inleiding

De Schottky familie heeft de hoge schakelsnelheid van niet-verzadigde bipolaire emitter-gekoppelde logika, maar dissipeert meer vermogen dan standaard TTL-schakelingen. Om deze hoge snelheid te verkrijgen is een Schottky barrièr diode als clamp bij de transistoren opgenomen om het overschot aan basisstroom af te voeren en om te voorkomen dat de transistor in diepe verzadiging raakt (zie figuur 6/5.6-6). Als symbool voor een Schottky geclampte transistor wordt een transistor met S-vormige basis gebruikt, zoals weergegeven rechts in de figuur.

De ingangen en de opbouw van de inwendige schakeling lijken sterk op die van standaard TTL, waarbij de weerstandswaarden ongeveer de helft bedragen (zie figuur 6/5.6-7). In de uitgangstrap bevindt zich een darlington.


Deze familie verbruikt ongeveer 20 mW per poort, heeft gemiddelde vertragingstijden van 3 ns en kan samenwerken met de andere TTL-families.

Signetics en AMD alternatieven


Door Signetics en AMD werden een vrijwel identieke families gemaakt (respectievelijk 82Sxx en 25Sxx/93Sxx). Bij de 82Sxx-serie wordt echter een wezenlijk andere ingangsstructuur gebruikt: een PNP-transistor die op de basis wordt aangestuurd, zie figuur 6/5.6-8. Hierdoor is de

5.6 Algemene eigenschappen van digitale families

ingangsstroom I_{il} veel kleiner (maximaal $400 \mu\text{A}$). Deze families worden niet apart behandeld.



Figuur 6/5.6-6: Een Schottky geclampte transistor (links) met het symbool van een Schottky geclampte transistor (rechts).




Figuur 6/5.6-7: Een Schottky NAND-poort met 2 ingangen en een darlington/to-tempaal uitgang (type 74S00).

Algemene eigenschappen

De Schottky TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 3 ns
- Vermogen per poort: 20 mW
- Klokfrequentiebereik: max. 125 MHz
- Voedingsspanning V_{CC} :
5 V \pm 5 % typisch
7 V absoluut maximum
- Ingangsspanning V_i :
5,5 V absoluut max.
- Fan-out: 12 (TTL-ingangen),
10 (74S-ingangen)



Figuur 6/5.6-8: Configuratie van een 74S-ingang (links), terwijl bij een 82S-ingang een PNP-transistor wordt gebruikt (rechts).

Aanbevolen bedrijfscondities

De aanbevolen bedrijfscondities kunnen als volgt worden samengevat:

	min	typ	max	
V_{CC}	4,75	5	5,25	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	2,7	3,4		V
V_{ol}		0,25	0,5	V
I_{ih}			50	μA
I_{il}			-2	mA
I_{oh}			-1	mA
I_{ol}			20	mA
T_a	0	25	70	$^{\circ}\text{C}$

5.6 Algemene eigenschappen van digitale families

Low Power Schottky TTL

74LSxx

Inleiding

Vergeleken met standaard TTL is het stroomverbruik van de Low Power Schottky familie ongeveer vijf maal lager, terwijl de snelheid veel hoger is. Door het toepassen van Schottky dioden tussen de basis en collector-junctie van de transistor komt deze nooit volledig in verzadiging, waardoor de aanwezige lading bij onderbreking van de aansturing snel wegvloeit. Bij de LS-familie worden geen multi-emitter ingangen gebruikt, maar diode-transistor ingangen die sneller zijn en een hogere spanning kunnen verdragen (zie figuur 6/5.6-9).

Een andere veel gebruikte ingang is de verticale substraat PNP-transistor.


De uitgang is voorzien van een darlington/transistor-paar voor verhoging van de snelheid en verbetering van de aansturingmogelijkheden. Bovendien is een actieve neertrektransistor (Q3) opgenomen.

Deze familie verbruikt ongeveer 2 mW per poort en heeft gemiddelde vertragingstijden van 10 ns.

De 74LS-serie kan goed worden gecombineerd met microprocessoren, interfaces en andere TTL-families en wordt reeds lange tijd steeds meer als vervanger van standaard TTL gebruikt. Op dit moment maken voor nieuwe ontwerpen echter veel LS-typen weer plaats voor de 74HC(T)xx-familie.

Het AMD alternatief

Door AMD wordt een vrijwel identieke familie gemaakt: de 25LSxx-typen die hier niet apart worden behandeld.



Figuur 6/5.6-9: Een Low Power Schottky NAND-poort met 2 ingangen en een darlington/totem-pool uitgang (type 74LS00).

Algemene eigenschappen

De Low Power Schottky TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 10 ns
- Vermogen per poort: 2 mW
- Klokfrequentiebereik: max. 45 MHz
- Voedingsspanning V_{cc} :
5 V +/- 5 % typisch
7 V absoluut maximaal
- Ingangsspanning V_i : 7 V absoluut max.
- Fan-out: 5 (TTL-ingangen),
20 (74LS-ingangen)

Aanbevolen bedrijfscondities

De aanbevolen bedrijfscondities kunnen als volgt worden samengevat:

	min	typ	max	
V_{cc}	4,75	5	5,25	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	2,7	3,4		V

5.6 Algemene eigenschappen van digitale families

	min	typ	max	
V_{ol}		0,35	0,5	V
I_{ih}			20	μA
I_{il}			-0,4	mA
I_{oh}			-0,4	mA
I_{ol}			8	mA
T_a	0	25	70	$^{\circ}C$

- Ingangsspanning V_i : 7 V absoluut max.
- Fan-out: 12 (TTL-ingangen), 30 (74F-ingangen)

FAST TTL 74Fxx

Inleiding

De FAST familie (Fairchild Advanced Schottky TTL) is een directe vervanger voor de 74Sxx-serie. Het stroomverbruik is echter 3 tot 4 maal zo klein. In figuur 6/5.6-10, het basisschema van een FAST-poort, is te zien dat er drie versterkertrappen zijn (Q1, Q2, Q3) in plaats van twee zoals bij andere TTL-families en dat er meerdere speed-up dioden worden gebruikt voor het ontladen van inwendige capaciteiten.


De Schottky clamping dioden verhinderen verzadiging van de transistoren, waardoor vertragende opslagtijd wordt vermeden.

Ook aan de uitgang bevindt zich een clamp diode D12. De 74Fxx-familie verbruikt slechts 5 mW per poort, heeft gemiddelde poortvertragingstijden van 3 ns en kan ook samenwerken met de andere TTL-families.

Algemene eigenschappen

De FAST TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 3 ns
- Vermogen per poort: 5 mW
- Klokfrequentiebereik: max. 125 MHz
- Voedingsspanning V_{cc} :
5 V +/- 10 % typisch
7 V absoluut maximum



Figuur 6/5.6-10: Een FAST NAND-poort met 2 ingangen (type 74F00).

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities voor 74Fxx-typen kunnen als volgt worden samengevat:

	min	typ	max	
V_{cc}	4,5	5	5,5	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	2,5	3,4		V
V_{ol}		0,3	0,5	V
I_{ih}			20	μA
I_{il}			-0,6	mA
I_{oh}			-3	mA
I_{ol}			20	mA
T_a	0	25	70	$^{\circ}C$

5.6 Algemene eigenschappen van digitale families


Advanced Schottky TTL 74ASxx

Inleiding

De Advanced Schottky familie heeft de hoogste snelheid van alle TTL-series en dissipeert hierbij ongeveer de helft van het vermogen van dat van de S-serie. De AS-typen zijn ideaal om high-speed families, waaronder ook de ECL 10K-serie te vervangen. Deze hoge snelheid wordt verkregen door Schottky barrier dioden te gebruiken ter voorkoming van verzadiging van alle transistoren.

Bovendien worden de in- en uitgangen Schottky-geclampt en wordt actieve turn-off toegepast. Het resultaat is vrij ingewikkeld, zie figuur 6/5.6-11!

Deze familie verbruikt ongeveer 7 mW per poort, heeft een gemiddelde poortvertragingstijd van 1,5 ns en kan in de plaats van alle andere TTL-families worden gebruikt.



Figuur 6/5.6-11: Een Advanced Schottky NAND-poort met 2 ingangen (type 74AS00).

Algemene eigenschappen

De Advanced Schottky TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 1,5 ns
- Vermogen per poort: 7 mW
- Klokfrequentiebereik: max. 200 MHz
- Voedingsspanning V_{CC} :
5 V \pm 10 %
7 V absoluut maximum
- Ingangsspanning V_i : 7 V absoluut max.
- Fan-out: 12 (TTL-ingangen),
40 (74AS-ingangen)

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities voor 74ASxx-typen zijn:

	min	typ	max	
V_{CC}	4,5	5	5,5	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	$V_{CC} - 2$			V
V_{ol}		0,35	0,5	V
I_{ih}			20	μ A
I_{il}			-0,5	mA
I_{oh}			-2	mA
I_{ol}			20	mA
T_a	0	25	70	$^{\circ}$ C


Advanced Low Power Schottky TTL 74ALSxx

Inleiding

De Advanced Low Power Schottky familie 74ALSxx is een van de meest geavanceerde TTL-series. In vergelijking tot de LS-familie is de snelheid tweemaal zo hoog, terwijl de helft van het vermogen wordt gedissipeerd. De opbouw van een ALS-poort is vrijwel gelijk aan die van de LS-poort. Hij bestaat uit de PNP-transistor of uit de diode-ingangen en een darling-

5.6 Algemene eigenschappen van digitale families

ton/transistor-uitgang. De in- en uitgangen worden bovendien geclamped door middel van Schottky dioden. In figuur 6/5.6-12 is het schema van een 74ALS00 te zien (NAND-poort met 2 ingangen).



Figuur 6/5.6-12: Een Advanced Low Power Schottky NAND-poort met 2 ingangen (type 74ALS00).

De ALS-familie verbruikt ongeveer 1 mW per poort, heeft een gemiddelde poortvertragingstijd van 4 ns en wordt steeds vaker gebruikt.

Algemene eigenschappen

De Advanced Low Power Schottky TTL-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 4 ns
- Vermogen per poort: 1 mW
- Klokfrequentiebereik: max. 50 MHz
- Voedingsspanning V_{cc} :
5 V +/- 10 % typisch
7 V absoluut maximum
- Ingangsspanning V_i : 7 V absoluut max.

- Fan-out: 5 (TTL-ingangen), 20 (74ALS-ingangen)

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities voor 74ALSxx-typen

	min	typ	max	
V_{cc}	4,5	5	5,5	V
V_{ih}	2			V
V_{il}			0,8	V
V_{oh}	$V_{cc} - 2$		V	
V_{ol}		0,35	0,5	V
I_{ih}			20	μ A
I_{il}			-0,1	mA
I_{oh}			-0,4	mA
I_{ol}			8	mA
T_a	0	25	70	$^{\circ}$ C

CMOS 74Cxx

Inleiding


De ideale logische familie verbruikt geen stroom, heeft geen vertraging, maar wel gecontroleerde stijg- en afvaltijden en een storingsongevoeligheid van 50 % van de logische zwaai.

De 74Cxx metal gate CMOS-familie (Complementaire MOS: N-channel en P-channel) heeft kenmerken die hier aardig op beginnen te lijken. Het vermogen dat in rust wordt verbruikt bedraagt slechts 10 nW per poort. Het actieve vermogen hangt af van de voedingsspanning, frequentie, belasting en stijgtijden, maar bedraagt bij 1 MHz en 50 pF belasting minder dan 10 mW/poort. Verder is de vertraging wel kort, maar niet nul: 25 tot 50 ns.

De stijg- en afvaltijden zijn 20 tot 40 % langer dan de vertraging, zodat er hellingen ontstaan in plaats van stapfuncties. Ten slotte bedraagt de storingsongevoe-

5.6 Algemene eigenschappen van digitale families

ligheid 45 % van de volle logische spanningszwaai, terwijl de voedingsspanning mag variëren van 3 tot 15 V. De 74Cxx-familie heeft dezelfde aansluitingen als de standaard 74xx-serie en is ideaal voor batterij gevoede apparatuur wanneer men genoeg neemt met de lage snelheid. Figuur 6/5.6-13 geeft het schema van een 74C00 (NAND-poort met 2 ingangen).



Figuur 6/5.6-13: Een CMOS NAND-poort met 2 ingangen (type 74C00).

Algemene eigenschappen

De 74Cxx CMOS-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 50 ns
- Vermogen per poort: 10 nW
- Klokfrequentiebereik: max. 12 MHz
- Voedingsspanning V_{cc} :
3 tot 15 V typisch
18 V absoluut maximum
- Ingangsspanning V_i :
-0,3V tot $V_{cc} + 0,3$ V
- Fan-out: 2 (LTTL-ingangen)

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities voor 74Cxx-typen bij $V_{cc} = 5$ V:

	min	typ	max	
V_{cc}	3,0		15	V
V_{ih}	3,5			V
V_{il}			1,5	V
V_{oh}	4,5			V
V_{ol}			0,5	V
I_{ih}		0,005	1	μ A
I_{il}	-1,0	-0,005		mA
T_a	-40	25	85	$^{\circ}$ C


High Speed CMOS 74HCxx/74HCTxx

Inleiding

De high speed CMOS-familie combineert de voordelen van geringe dissipatie, kleine ingangsstroom en grote storingsongevoeligheid van de 74Cxx- en (1)4xxx-series met de hoge snelheid en het uitstuuringsvermogen van LSTTL. De opbouw van deze silicon gate serie is vrijwel identiek aan die van de 74Cxx-familie. De 74HC-familie is normaal verkrijgbaar in "gebufferde" uitvoering, hetgeen wil zeggen dat het uitgangssignaal van een buffertrap afkomstig is. Een gebufferde NAND-poort is dan een NAND-poort, gevolgd door twee buffertrappen (zie figuur 6/5.6-14). De meeste MSI-schakelingen zijn gebufferd omdat ze toch al uit meerdere trappen bestaan.

Het bufferen heeft verschillende voordelen: de uitgangstrappen kunnen op deze manier beter aan elkaar gelijk gemaakt worden, door de hogere versterking is de storingsongevoeligheid beter en de gebufferde uitgangen worden niet door de ingangscondities beïnvloed.

5.6 Algemene eigenschappen van digitale families



Figuur 6/5.6-14: Een High Speed CMOS NAND-poort met 2 ingangen:
a: ongebufferd, b: gebufferd (type 74HC00).

Tenslotte zouden voor enkeltraps poorten grote transistoren nodig zijn om de uitgangsstroom te kunnen leveren. Dit heeft tot gevolg dat slechts één HC-poort ongebufferd leverbaar is: de 74HCU04 - een inverter die voor kristal-oscillator-schakelingen wordt gebruikt.

De 74HCT-variatie

De 74HC-familie heeft nog wel een andere tak: de 74HCTxx typen, die op 5 V werken met TTL-compatibele signalen.

Het vermogen dat in rust wordt verbruikt bedraagt slechts 3 nW per poort. De voedingsspanning voor HC-typen mag variëren van 2 tot 6 V (HCT: 5 V +/- 10 %). Deze families hebben dezelfde aansluitingen als de standaard 74xx-serie en worden steeds vaker als vervanging van 74LSxx-typen gebruikt.

Algemene eigenschappen

De 74HCxx/74HCTxx CMOS-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 8 ns

- Vermogen per poort: 3 nW
- Klokfrequentiebereik: max. 50 MHz
- Voedingsspanning V_{CC} :
2 tot 6 V (HCT: 5 V +/- 10 %)
- Fan-out: 10 (LSTTL-ingangen)

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities voor 74HCxx-typen bij 5 V zijn:

	min	typ	max	
V_{CC}	2	5	6	V
V_{ih}	3,5			V
V_{il}			1	V
V_{oh}	4,9			V
V_{ol}			0,1	V
I_{ih}			1	μA
I_{il}			-1	μA
I_{oh}			-4	mA
I_{ol}			4	mA
T_a	-40	25	85	$^{\circ}C$

Afwijkende parameters voor de 74HCTxx-familie zijn:

	min	typ	max	
V_{CC}	4,5	5	5,5	V
V_{ih}	2			V
V_{il}	0		0,8	V

5.6 Algemene eigenschappen van digitale families

Afwijkende parameters voor de 74HCU04 zijn:

	min	typ	max	
V_{ih}	3,6			V
V_{il}			0,8	V
V_{oh}	4			V
V_{ol}			0,5	V

CMOS (1)4xxx

Inleiding

De (1)4xxx-families zijn de oudste CMOS-families, die nog steeds zeer in trek zijn vanwege de uiterst geringe dissipatie en het grote bereik van de voedingsspanning.

Als nadeel hebben ze een lage schakelsnelheid, waar weer tegenover staat dat ze in zeer exotische uitvoeringen verkrijgbaar zijn: bijvoorbeeld een 14-traps Johnson-teller, dual 64-bits schuifregister en allerlei decoder /drivers.


De B-versie (gebufferd) heeft een grotere storingsongevoeligheid dan de UB (niet-gebufferde) versie die iets stabiel en sneller is.

Er zijn echter maar weinig UB-typen: 4007UB en 4069UB (= inverters).


De (1)4xxx-typen kunnen één LSTTL-belasting aansturen. Als maximale voedingsspanning wordt meestal 15 V aangehouden, terwijl sommige merken 18 V toestaan. Alle families zijn echter zonder meer geschikt voor 12 V accu's (voor toepassing in auto's) en gebruik in combinatie met lineaire schakelingen.

In figuur 6/5.6-15 is bijvoorbeeld een gebufferde NAND-poort met drie ingangen te zien en in figuur 6/5.6-16 een even grote NOR-poort.

Figuur 6/5.6-17 toont een ongebufferde inverter.




Figuur 6/5.6-15: Een (1)4xxxB CMOS NAND-poort met 3 ingangen (type 4023B).



Figuur 6/5.6-16: Een (1)4xxxB CMOS NOR-poort met 3 ingangen (type 4025B).

5.6 Algemene eigenschappen van digitale families



Figuur 6/5.6-17: Eén van de 6 ongebufferde inverters in een 4069UB.

Algemene eigenschappen

De (1)4xxx CMOS-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 100 ns
- Klokfrequentiebereik: max. 25 MHz (bij 10 V)
- Voedingsspanning V_{dd} : -0,5 tot 15 (18) V
- Fan-out: 1 (LSTTL-ingang)

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities voor (1)4xxxB-typen (bij 10 V en 25°C):

	min	typ	max	
V_{dd}	3		15	V
V_{ih}	7			V
V_{il}			3	V
V_{oh}	9,95			V
V_{ol}			0,05	V
I_{in}			0,3	μA
I_{oh}	-0,4			mA
I_{ol}	1,1			mA
T_a	-40	25	85	°C

ECL 10 000 (10K)**Inleiding**

De ECL (Emitter Coupled Logic) 10K-familie behoort tot de allersnelste bipolaire logika. Deze familie bestaat al zeer lang en wordt tegenwoordig steeds minder gebruikt doordat er steeds snellere andere logische families verschijnen die gewoon op 5 V werken en bovendien minder vermogen dissiperen. Bij ECL flip-flop's zijn clockfrequenties van maximaal 500 MHz mogelijk. De principiële opbouw van een poort is getekend in figuur 6/5.6-18.

Algemene eigenschappen

De ECL 10K-familie kenmerkt zich door de volgende algemene eigenschappen:

- Poortvertraging: 2 ns
- Vermogen per poort: 25 mW
- Klokfrequentiebereik: 125 MHz min.
- Voedingsspanning V_{ee} : -5,2 V +/- 5 %

De ECL 10H000 (10KH)-familie is zelfs nog sneller:

- Poortvertraging: 1 ns
- Vermogen per poort: 25 mW
- Klokfrequentiebereik: 250 MHz min.
- Voedingsspanning V_{ee} : -5,2 V +/- 5 %

Aanbevolen bedrijfscondities


Aanbevolen bedrijfscondities van de ECL 10K-serie (bij $V_{ee} = -5,2$ V en $T_a = 25$ °C) zijn:

	min	typ	max	
V_{ee}	-5,72	-5,2	-4,68	V
V_{ih}	-1105		-810	mV
V_{il}	-1850		-1475	mV
V_{oh}	-960	-880	-810	mV
V_{ol}	-1850	-1720	-1650	mV
I_{ih}			245	μA
I_{il}	0,5			μA
T_a	-30	25	85	°C

5.6 Algemene eigenschappen van digitale families

Aanbevolen bedrijfscondities van de ECL 10KH-serie, bij $V_{ee} = -5,2$ V en $T_a = 25$ °C, zijn:

	min	typ	max	
V_{ee}	-5,46	-5,2	-4,94	V
V_{ih}	-1130		-810	mV
V_{il}	-1950		-1480	mV
V_{oh}	-980		-810	mV
V_{ol}	-1950		-1630	mV
I_{ih}			265	μA
I_{il}	0,5			μA
T_a	0	25	75	°C



Figuur 6/5.6-18: Principiële opbouw van een ECL-poort.

Algemene eigenschappen

De ECL 100K-familie kenmerkt zich door de volgende algemene eigenschappen:

- Poortvertraging: <1 ns
- Vermogen per poort: 25 mW
- Klokfrequentiebereik: 500 MHz min.
- Voedingsspanning V_{ee} : -4,5 V +/- 5 %

De ECL 10H000 (10KH)-familie is zelfs nog sneller:

- Poortvertraging: 1 ns
- Vermogen per poort: 25 mW
- Klokfrequentiebereik: max. 250 MHz min.
- Voedingsspanning V_{ee} : -5,2 V +/- 5 %

Aanbevolen bedrijfscondities

Aanbevolen bedrijfscondities van de ECL 100K-serie, bij $V_{ee} = -4,5$ V en $T_a = 25$ °C, zijn:

	min	typ	max	
V_{ee}	-4,2	-4,5	-5,7	V
V_{ih}	-1165		-880	mV
V_{il}	-1810		-1475	mV
V_{oh}	-1025	-955	-880	mV
V_{ol}	-1810	-1705	-1630	mV
I_{ih}			350	μA
I_{il}	0,5			μA
T_a	0	25	85	°C

ECL 100 000 (100K)

Inleiding

De ECL (Emitter Coupled Logic) 100K-familie heeft overeenkomsten met de 10KH-familie, maar is sneller, heeft een iets lagere voedingsspanning en dissipeert iets meer.

5.6 Algemene eigenschappen van digitale families

Overzicht van de belangrijkste specificaties van logische families

Transistor Transistor Logic (TTL)

Standaard 74

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	9 ns
Gemiddelde impulsstijgtijd aan de uitgang	7,5 ns
Gemiddeld vermogen van een poort	10 mW
Typische klokfrequentie van een flip-flop	25 MHz
Looptijd-vermogensproduct van een poort	90 pJ
Maximale ingangsstroom bij "H"	-40 μ A
Maximale ingangsstroom bij "L"	1,6 mA
Maximale poort-uitgangsstroom bij "H"	-0,4 mA
Maximale poort-uitgangsstroom bij "L"	16 mA
Fan-out van een standaard-uitgang voor dezelfde familie	10
Fan-out van een standaard-uitgang voor LS-belastingen	20

74LS (Low power Schottky TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	9,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	8 ns
Gemiddeld vermogen van een poort	2 mW
Typische klokfrequentie van een flip-flop	33 MHz
Looptijd-vermogensproduct van een poort	19 pJ
Maximale ingangsstroom bij "H"	-20 μ A
Maximale ingangsstroom bij "L"	0,4 mA
Maximale poort-uitgangsstroom bij "H"	-0,4 mA
Maximale poort-uitgangsstroom bij "L"	8 mA
Fan-out van een standaard-uitgang voor dezelfde familie	20
Fan-out van een standaard-uitgang voor LS-belastingen	20

74ALS (Advanced Low power Schottky TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	4,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	5 ns
Gemiddeld vermogen van een poort	1,2 mW
Typische klokfrequentie van een flip-flop	60 MHz
Looptijd-vermogensproduct van een poort	5,4 pJ

5.6 Algemene eigenschappen van digitale families

Maximale ingangsstroom bij "H"	-20 μ A
Maximale ingangsstroom bij "L"	0,2 mA
Maximale poort-uitgangsstroom bij "H"	-0,4 mA
Maximale poort-uitgangsstroom bij "L"	8 mA
Fan-out van een standaard-uitgang voor dezelfde familie	20
Fan-out van een standaard-uitgang voor LS-belastingen	20

74H (High speed TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	6 ns
Gemiddelde impulsstijgtijd aan de uitgang	25 ns
Gemiddeld vermogen van een poort	22 mW
Typische klokfrequentie van een flip-flop	43 MHz
Looptijd-vermogensproduct van een poort	132 pJ
Maximale ingangsstroom bij "H"	-50 μ A
Maximale ingangsstroom bij "L"	2 mA
Maximale poort-uitgangsstroom bij "H"	-0,5 mA
Maximale poort-uitgangsstroom bij "L"	20 mA
Fan-out van een standaard-uitgang bij dezelfde familie	10
Fan-out van een standaard-uitgang voor LS-belastingen	25

74AS (Advanced Schottky TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	1,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Gemiddeld vermogen van een poort	8,5 mW
Typische klokfrequentie van een flip-flop	160 MHz
Looptijd-vermogensproduct van een poort	13 pJ
Maximale ingangsstroom bij "H"	-20 μ A
Maximale ingangsstroom bij "L"	1 mA
Maximale poort-uitgangsstroom bij "H"	-2 mA
Maximale poort-uitgangsstroom bij "L"	20 mA
Fan-out van een standaard-uitgang bij dezelfde familie	40
Fan-out van een standaard-uitgang voor LS-belastingen	50

74S (Schottky TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	3 ns
Gemiddelde impulsstijgtijd aan de uitgang	2,3 ns
Gemiddeld vermogen van een poort	19 mW
Typische klokfrequentie van een flip-flop	100 MHz
Looptijd-vermogensproduct van een poort	57 pJ
Maximale ingangsstroom bij "H"	-50 μ A
Maximale ingangsstroom bij "L"	2 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "H"	-1 mA
Maximale poort-uitgangsstroom bij "L"	20 mA
Fan-out van een standaard-uitgang bij dezelfde familie	10
Fan-out van een standaard-uitgang voor LS-belastingen	50

74F (Fast TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	3,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	2,5 ns
Gemiddeld vermogen van een poort	4 mW
Typische klokfrequentie van een flip-flop	125 MHz
Looptijd-vermogensproduct van een poort	14 pJ
Maximale ingangsstroom bij "H"	-20 μ A
Maximale ingangsstroom bij "L"	0,6 mA
Maximale poort-uitgangsstroom bij "H"	-1 mA
Maximale poort-uitgangsstroom bij "L"	20 mA
Fan-out van een standaard-uitgang bij dezelfde familie	33
Fan-out van een standaard-uitgang voor LS-belastingen	50

74L (Low power TTL)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	32 ns
Gemiddelde impulsstijgtijd aan de uitgang	7 ns
Gemiddeld vermogen van een poort	1 mW
Typische klokfrequentie van een flip-flop	3 MHz
Looptijd-vermogensproduct van een poort	32 pJ
Maximale ingangsstroom bij "H"	-10 μ A
Maximale ingangsstroom bij "L"	0,18 mA
Maximale poort-uitgangsstroom bij "H"	-0,2 mA
Maximale poort-uitgangsstroom bij "L"	3,6 mA
Fan-out van een standaard-uitgang bij dezelfde familie	20
Fan-out van een standaard-uitgang voor LS-belastingen	9

Complementary Metal Oxide Semiconductor (CMOS)**Standaard 4000B bij +5 V voeding**

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	93 ns
Gemiddelde impulsstijgtijd aan de uitgang	60 ns
Typische klokfrequentie van een flip-flop	14 MHz
Maximale ingangsstroom bij "H"	-0,3 μ A
Maximale ingangsstroom bij "L"	0,3 μ A
Maximale poort-uitgangsstroom bij "H"	-0,16 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	0,44 mA
Fan-out van een standaard-uitgang voor LS-belastingen	1

Standaard 4000B bij +10 V voeding

Aanbevolen voedingsspanning	+10 V
Gemiddelde vertragingstijd poort	40 ns
Gemiddelde impulsstijgtijd aan de uitgang	30 ns
Typische klokfrequentie van een flip-flop	28 MHz
Maximale ingangsstroom bij "H"	-0,3 μ A
Maximale ingangsstroom bij "L"	0,3 μ A
Maximale poort-uitgangsstroom bij "H"	-0,4 mA
Maximale poort-uitgangsstroom bij "L"	1,1 mA
Fan-out van een standaard-uitgang voor LS-belastingen	2

Standaard 4000B bij +15 V voeding

Aanbevolen voedingsspanning	+15 V
Gemiddelde vertragingstijd poort	25 ns
Gemiddelde impulsstijgtijd aan de uitgang	20 ns
Typische klokfrequentie van een flip-flop	40 MHz
Maximale ingangsstroom bij "H"	-0,3 μ A
Maximale ingangsstroom bij "L"	0,3 μ A
Maximale poort-uitgangsstroom bij "H"	-1,2 mA
Maximale poort-uitgangsstroom bij "L"	3 mA
Fan-out van een standaard-uitgang voor LS-belastingen	7

74C (high speed CMOS, 74's pin assignment) bij +5 V voeding

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	50 ns
Gemiddelde impulsstijgtijd aan de uitgang	20 ns
Typische klokfrequentie van een flip-flop	3,5 MHz
Maximale ingangsstroom bij "H"	-5 nA
Maximale ingangsstroom bij "L"	5 nA
Maximale poort-uitgangsstroom bij "H"	-1,75 mA
Maximale poort-uitgangsstroom bij "L"	1,75 mA
Fan-out van een standaard-uitgang voor LS-belastingen	4

74C (high speed CMOS, 74's pin assignment) bij +10 V voeding

Aanbevolen voedingsspanning	+10 V
Gemiddelde vertragingstijd poort	25 ns
Gemiddelde impulsstijgtijd aan de uitgang	20 ns
Typische klokfrequentie van een flip-flop	8 MHz
Maximale ingangsstroom bij "H"	-5 nA
Maximale ingangsstroom bij "L"	5 nA
Maximale poort-uitgangsstroom bij "H"	-8 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	8 mA
Fan-out van een standaard-uitgang voor LS-belastingen	20

74HC (High speed CMOS, 74's pin assignement) bij +2 V voeding

Aanbevolen voedingsspanning	+2 V
Gemiddelde vertragingstijd poort	25 ns
Gemiddelde impulsstijgtijd aan de uitgang	19 ns
Typische klokfrequentie van een flip-flop	23 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-20 μ A
Maximale poort-uitgangsstroom bij "L"	20 μ A
Fan-out van een standaard-uitgang voor LS-belastingen	niet van toepassing

74HC (High speed CMOS, 74's pin assignement) bij +4,5 V voeding

Aanbevolen voedingsspanning	+4,5 V
Gemiddelde vertragingstijd poort	8,8 ns
Gemiddelde impulsstijgtijd aan de uitgang	6 ns
Typische klokfrequentie van een flip-flop	69 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-8 mA
Maximale poort-uitgangsstroom bij "L"	4 mA
Fan-out van een standaard-uitgang voor LS-belastingen	10

74HC (High speed CMOS, 74's pin assignement) bij +6 V voeding

Aanbevolen voedingsspanning	6 V
Gemiddelde vertragingstijd poort	7 ns
Gemiddelde impulsstijgtijd aan de uitgang	5 ns
Typische klokfrequentie van een flip-flop	82 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-8 mA
Maximale poort-uitgangsstroom bij "L"	6 mA
Fan-out van een standaard-uitgang voor LS-belastingen	15

74HCU (High speed CMOS Unbuffered) bij +2 V voeding

Aanbevolen voedingsspanning	+2 V
Gemiddelde vertragingstijd poort	25 ns
Gemiddelde impulsstijgtijd aan de uitgang	19 ns
Typische klokfrequentie van een flip-flop	23 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-20 μ A

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	20 μ A
Fan-out van een standaard-uitgang voor LS-belastingen	niet van toepassing

74HCU (High speed CMOS Unbuffered) bij +4,5 V voeding

Aanbevolen voedingsspanning	+4,5 V
Gemiddelde vertragingstijd poort	8,8 ns
Gemiddelde impulsstijgtijd aan de uitgang	6 ns
Typische klokfrequentie van een flip-flop	69 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-8 mA
Maximale poort-uitgangsstroom bij "L"	4 mA
Fan-out van een standaard-uitgang voor LS-belastingen	10

74HCU (High speed CMOS Unbuffered) bij +6 V voeding

Aanbevolen voedingsspanning	6 V
Gemiddelde vertragingstijd poort	7 ns
Gemiddelde impulsstijgtijd aan de uitgang	5 ns
Typische klokfrequentie van een flip-flop	82 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-8 mA
Maximale poort-uitgangsstroom bij "L"	6 mA
Fan-out van een standaard-uitgang voor LS-belastingen	15

74HCT (High speed CMOS TTL-interface 74's pin assignment)

Aanbevolen voedingsspanning	+4,5 V
Gemiddelde vertragingstijd poort	8 ns
Gemiddelde impulsstijgtijd aan de uitgang	4 ns
Typische klokfrequentie van een flip-flop	54 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-4 mA
Maximale poort-uitgangsstroom bij "L"	4 mA
Fan-out van een standaard-uitgang voor LS-belastingen	10

74ABT (Advanced QUBIC BiCMOS Technology)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	3,6 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Typische klokfrequentie van een flip-flop	200 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-32 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	64 mA
Fan-out van een driver-uitgang voor LS-belastingen	160

74AC (Advanced CMOS) bij +3,3 V voeding

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	5,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	3 ns
Typische klokfrequentie van een flip-flop	60 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-4 mA
Maximale poort-uitgangsstroom bij "L"	12 mA
Fan-out van een standaard-uitgang voor LS-belastingen	30

74AC (Advanced CMOS) bij +5,5 V voeding

Aanbevolen voedingsspanning	+5,5 V
Gemiddelde vertragingstijd poort	4,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	3 ns
Typische klokfrequentie van een flip-flop	100 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA
Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74ACQ (Advanced CMOS Quiet series) bij +3,3 V voeding

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	5,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	3 ns
Typische klokfrequentie van een flip-flop	60 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-4 mA
Maximale poort-uitgangsstroom bij "L"	12 mA
Fan-out van een standaard-uitgang voor LS-belastingen	30

74ACQ (Advanced CMOS Quiet series) bij +5,5 V voeding

Aanbevolen voedingsspanning	+5,5 V
Gemiddelde vertragingstijd poort	4,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	3 ns
Typische klokfrequentie van een flip-flop	100 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74ACT (Advanced CMOS TTL-interface)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	8 ns
Gemiddelde impulsstijgtijd aan de uitgang	3 ns
Typische klokfrequentie van een flip-flop	100 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA
Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74ACTQ (Advanced CMOS TTL-interface Quiet series)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	8 ns
Gemiddelde impulsstijgtijd aan de uitgang	3 ns
Typische klokfrequentie van een flip-flop	100 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA
Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74BC (high speed BiCMOS)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	7 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	160 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-15 mA
Maximale poort-uitgangsstroom bij "L"	64 mA
Fan-out van een driver-uitgang voor LS-belastingen	160

74FCT (high speed BiCMOS TTL-interface)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	4,6 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	200 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	64 mA
Fan-out van een 74FCT245-uitgang voor LS-belastingen	160

74FR (high speed BiCMOS)

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	4,4 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	-
Maximale ingangsstroom bij "H"	-150 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-15 mA
Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74VHC (Very High speed CMOS) bij +3,3 V voeding

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	7 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Typische klokfrequentie van een flip-flop	75 MHz
Maximale ingangsstroom bij "H"	-0,1 μ A
Maximale ingangsstroom bij "L"	0,1 μ A
Maximale poort-uitgangsstroom bij "H"	-4 mA
Maximale poort-uitgangsstroom bij "L"	4 mA
Fan-out van een standaard-uitgang voor LS-belastingen	10

74VHC (Very High speed CMOS) bij +5 V voeding

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	4,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Typische klokfrequentie van een flip-flop	115 MHz
Maximale ingangsstroom bij "H"	-0,1 μ A
Maximale ingangsstroom bij "L"	0,1 μ A
Maximale poort-uitgangsstroom bij "H"	-8 mA
Maximale poort-uitgangsstroom bij "L"	8 mA
Fan-out van een standaard-uitgang voor LS-belastingen	20

74ALVC (Advanced Low Voltage CMOS logic)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	2,2 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	groter dan 250 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74GTL (Gunning Transistor Logic) bij +3,3 V voeding

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	5 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Typische klokfrequentie van een flip-flop	95 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-32 mA
Maximale poort-uitgangsstroom bij "L"	40 mA
Fan-out van een standaard-uitgang voor LS-belastingen	niet van toepassing

74GTL (Gunning Transistor Logic) bij +5 V voeding

Aanbevolen voedingsspanning	+5 V
Gemiddelde vertragingstijd poort	6 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Typische klokfrequentie van een flip-flop	95 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	30 μ A
Maximale poort-uitgangsstroom bij "H"	-32 mA
Maximale poort-uitgangsstroom bij "L"	64 mA
Fan-out van een 74GTL16612-uitgang voor LS-belastingen	160

74LCX (Low voltage high speed CMOS)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	3,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	groter dan 150 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA
Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74HLL (High speed Low voltage CMOS Logic)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	3,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	groter dan 250 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74LV (Low Voltage CMOS)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	9 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	70 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-6 mA
Maximale poort-uitgangsstroom bij "L"	6 mA
Fan-out van een standaard-uitgang voor LS-belastingen	15

74LVC (Low Voltage CMOS)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	3,3 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	150 MHz
Maximale ingangsstroom bij "H"	-5 μ A
Maximale ingangsstroom bij "L"	5 μ A
Maximale poort-uitgangsstroom bij "H"	-24 mA
Maximale poort-uitgangsstroom bij "L"	24 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74LVQ (Low Voltage Quiet CMOS)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	6,2 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	125 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-12 mA
Maximale poort-uitgangsstroom bij "L"	12 mA
Fan-out van een standaard-uitgang voor LS-belastingen	60

74LVT (advanced BiCMOS Low Voltage Technology)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	2,2 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	groter dan 150 MHz
Maximale ingangsstroom bij "H"	-10 μ A
Maximale ingangsstroom bij "L"	10 μ A
Maximale poort-uitgangsstroom bij "H"	-32 mA

5.6 Algemene eigenschappen van digitale families

Maximale poort-uitgangsstroom bij "L"	64 mA
Fan-out van een 74LTV245-uitgang voor LS-belastingen	160

74LVX (Low Voltage CMOS)

Aanbevolen voedingsspanning	+3,3 V
Gemiddelde vertragingstijd poort	6 ns
Gemiddelde impulsstijgtijd aan de uitgang	-
Typische klokfrequentie van een flip-flop	145 MHz
Maximale ingangsstroom bij "H"	-1 μ A
Maximale ingangsstroom bij "L"	1 μ A
Maximale poort-uitgangsstroom bij "H"	-4 mA
Maximale poort-uitgangsstroom bij "L"	4 mA
Fan-out van een 74LVX245-uitgang voor LS-belastingen	10

Emitter Coupled Logic (ECL)**Standaard 10.100**

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	2,4 ns
Gemiddelde impulsstijgtijd aan de uitgang	3,2 ns
Gemiddeld vermogen van een poort	35 mW
Typische klokfrequentie van een flip-flop	125 MHz
Looptijd-vermogensproduct van een poort	84 pJ

Standaard 10.200

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	1,5 ns
Gemiddelde impulsstijgtijd aan de uitgang	2,5 ns
Gemiddeld vermogen van een poort	35 mW
Typische klokfrequentie van een flip-flop	160 MHz
Looptijd-vermogensproduct van een poort	53 pJ

High Speed 10.200

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	0,75 ns
Gemiddelde impulsstijgtijd aan de uitgang	1,3 ns
Gemiddeld vermogen van een poort	45 mW
Typische klokfrequentie van een flip-flop	375 MHz
Looptijd-vermogensproduct van een poort	34 pJ

1.600

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	1 ns

5.6 Algemene eigenschappen van digitale families

Gemiddelde impulsstijgtijd aan de uitgang	1 ns
Gemiddeld vermogen van een poort	70 mW
Typische klokfrequentie van een flip-flop	300 MHz
Looptijd-vermogensproduct van een poort	70 pJ

10H100

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	1 ns
Gemiddelde impulsstijgtijd aan de uitgang	1,5 ns
Gemiddeld vermogen van een poort	35 mW
Typische klokfrequentie van een flip-flop	250 MHz
Looptijd-vermogensproduct van een poort	35 pJ

100.100

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	0,75 ns
Gemiddelde impulsstijgtijd aan de uitgang	0,8 ns
Gemiddeld vermogen van een poort	50 mW
Typische klokfrequentie van een flip-flop	300 MHz
Looptijd-vermogensproduct van een poort	38 pJ

100E100

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	0,35 ns
Gemiddelde impulsstijgtijd aan de uitgang	0,55 ns
Gemiddeld vermogen van een poort	40 mW
Typische klokfrequentie van een flip-flop	1000 MHz
Looptijd-vermogensproduct van een poort	14 pJ

95000

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	2 ns
Gemiddelde impulsstijgtijd aan de uitgang	2 ns
Gemiddeld vermogen van een poort	25 mW
Typische klokfrequentie van een flip-flop	250 MHz
Looptijd-vermogensproduct van een poort	50 pJ

11C00

Aanbevolen voedingsspanning	-5,2 V
Gemiddelde vertragingstijd poort	0,7 ns
Gemiddelde impulsstijgtijd aan de uitgang	0,7 ns
Gemiddeld vermogen van een poort	60 mW
Typische klokfrequentie van een flip-flop	750 MHz
Looptijd-vermogensproduct van een poort	42 pJ

5.6 Algemene eigenschappen van digitale families

6/5.7


Digitale perifere drivers

In dit hoofdstuk worden de digitale perifere drivers van de twee bekendste families voorgesteld.

De SN75xxx-reeks wordt onder andere door Texas Instruments op de markt gebracht en bestaat uit gewone poorten (AND, NAND, OR of NOR) die afgesloten worden met een vermogenstransistor en vaak een ingebouwde veiligheidsdiode.

De ULN-reeks is de tweede standaardreeks die door diverse fabrikanten wordt aangeboden. Deze reeks bestaat voornamelijk uit Darlington's, die met normale TTL- of CMOS-schakelingen aangestuurd kunnen worden.


Voor meer achtergrond-informatie over digitale perifere drivers wordt verwezen naar hoofdstuk 3/6.16.




SN 75064

4 x darlington switch, 1,5 A, TTL


5.7 Digitale perifere drivers

**SN 75065**

4 x darlington switch, 1,5 A, TTL


**SN 75066**

4 x darlington switch, 1,5 A, CMOS

**SN 75067**


4 x darlington switch, 1,5 A, CMOS

5.7 Digitale perifere drivers




SN 75068

4 x darlington switch/versterker, 1,5 A



SN 75069


4 x darlington switch/versterker, 1,5 A



SN 75074


4 x darlington switch, 1,5 A

5.7 Digitale perifere drivers




SN 75075

4 x darlington switch, 1,5 A



SN 75372


2 x MOSFET driver, 24 V



SN 75374


4 x MOSFET driver, 24 V

5.7 Digitale periferie drivers




SN 75401

2 x 2-ingang AND-driver, 35 V, 500 mA



SN 75402


2 x 2-ingang NAND-driver, 35 V, 500 mA



SN 75403


2 x 2-ingang OR-driver, 35 V, 500 mA

5.7 Digitale perifere drivers




SN 75404

2 x 2-ingang NOR-driver, 35 V, 500 mA



SN 75407


2 x NAND-driver, 500 mA



SN 75408


2 x AND-driver, 500 mA

5.7 Digitale perifere drivers




SN 75411

2 x 2-ingang AND-driver, 500 mA



SN 75412


2 x 2-ingang NAND-driver, 500 mA



SN 75413


2 x 2-ingang OR-driver, 500 mA

5.7 Digitale perifere drivers




SN 75414

2 x 2-ingang NOR-driver, 500 mA



SN 75416


2 x 2-ingang AND-driver, 100 V, 500 mA



SN 75417


2 x 2-ingang NAND-driver, 100 V, 500 mA

5.7 Digitale perifere drivers




SN 75418

2 x 2-ingang OR-driver, 100 V, 500 mA



SN 75419


2 x 2-ingang NOR-driver, 100 V, 500 mA



SN 75423


8 x darlington array, 100 V, 500 mA, TTL

5.7 Digitale perifere drivers




SN 75424

8 x darlington array, 100 V, 500 mA, CMOS



SN 75430


2 x 2-ingang AND-driver, 15 V, 300 mA



SN 75431


2 x 2-ingang AND-driver, 15 V, 300 mA

5.7 Digitale perifere drivers




SN 75432

2 x 2-ingang NAND-driver, 15 V, 300 mA



SN 75433


2 x 2-ingang OR-driver, 15 V, 300 mA



SN 75434


2 x 2-ingang NOR-driver, 15 V, 300 mA

5.7 Digitale perifere drivers




SN 75435

4 x periferie-driver, 35 V, 600 mA



SN 75436


4 x periferie-driver, 50 V, 500 mA



SN 75437A


4 x periferie-driver, 35 V, 500 mA

5.7 Digitale perifere drivers




SN 75438

4 x periferie-driver, 35 V, 1 A



SN 75439


4 x periferie-driver, 40 V, 1,3 A



SN 75440


4 x periferie-driver, 70 V, 750 mA

5.7 Digitale perifere drivers




SN 75441

2 x periferie-driver, ECL, 30 V, 100 mA



SN 75446


2 x 2-ingang AND-driver, 70 V, 350 mA



SN 75447


2 x 2-ingang NAND-driver, 70 V, 350 mA

5.7 Digitale perifere drivers




SN 75448

2 x 2-ingang OR-driver, 70 V, 350 mA



SN 75449


2 x 2-ingang NOR-driver, 70 V, 350 mA



SN 75450B


2 x 2-ingang AND-driver, 20 V, 300 mA

5.7 Digitale perifere drivers




SN 75451B

2 x 2-ingang AND-driver, 20 V, 300 mA



SN 75452B


2 x 2-ingang NAND-driver, 20 V, 300 mA



SN 75453B


2 x 2-ingang OR-driver, 20 V, 300 mA

5.7 Digitale periferie drivers




SN 75454B

2 x 2-ingang NOR-driver, 20 V, 300 mA



SN 75460


2 x 2-ingang AND-driver, 30 V, 300 mA



SN 75461


2 x 2-ingang AND-driver, 30 V, 300 mA

5.7 Digitale perifere drivers




SN 75462

2 x 2-ingang NAND-driver, 30 V, 300 mA



SN 75463


2 x 2-ingang OR-driver, 30 V, 300 mA



SN 75464


2 x 2-ingang NOR-driver, 30 V, 300 mA

5.7 Digitale perifere drivers




SN 75465

7 x darlington array, TTL, 100 V, 500 mA



SN 75466


7 x darlington array, CMOS, 100 V, 500 mA



SN 75467


7 x darlington array, PMOS, 25 V, 500 mA

5.7 Digitale perifere drivers




SN 75468

7 x darlington array, TTL, 100 V, 500 mA



SN 75469


7 x darlington array, CMOS, 100 V, 500 mA



SN 75470


2 x 2-ingang AND-driver, 55 V, 300 mA

5.7 Digitale perifere drivers




SN 75471

2 x 2-ingang AND-driver, 55 V, 300 mA



SN 75472


2 x 2-ingang NAND-driver, 55 V, 300 mA



SN 75473


2 x 2-ingang OR-driver, 55 V, 300 mA

5.7 Digitale perifere drivers




SN 75474

2 x 2-ingang NOR-driver, 55 V, 300 mA



SN 75476


2 x 2-input AND-driver, 55 V, 300 mA



SN 75477


2 x 2-input NAND-driver, 55 V, 300 mA

5.7 Digitale perifere drivers




SN 75478

2 x 2-input OR-driver, 55 V, 300 mA



SN 75479


2 x 2-input NOR-driver, 55 V, 300 mA



SN 75591


8 x source driver, 30 V, 80 mA

5.7 Digitale perifere drivers




SN 75592

8 x source driver, 30 V, 80 mA



ULN 2001A


7 x darlington array, TTL, 50 V, 500 mA



ULN 2002A


7 x darlington array, PMOS, 50 V, 500 mA

5.7 Digitale perifere drivers




ULN 2003A

7 x darlington array, CMOS, 50 V, 500 mA



ULN 2004A


7 x darlington array, CMOS, 50 V, 500 mA



ULN 2005A


7 x darlington array, TTL, 50 V, 500 mA

5.7 Digitale perifere drivers




ULN 2031A

7 x darlington array, 16 V, 80 mA



ULN 2032A


7 x darlington array, 16 V, 80 mA



ULN 2033A


7 x darlington array, 16 V, 80 mA

5.7 Digitale perifere drivers




ULN 2046A

3 x transistor array, 20 V, 50 mA



ULN 2054A


2 x differentiële versterker, 15 V, 50 mA



ULN 2064


4 x darlington switch, TTL, 1,5 A

5.7 Digitale perifere drivers




ULN 2065

4 x darlington switch, TTL, 1,5 A



ULN 2066


4 x darlington switch, CMOS, 1,5 A



ULN 2067


4 x darlington switch, CMOS, 1,5 A

5.7 Digitale perifere drivers




ULN 2068

4 x darlington switch, 1,5 A



ULN 2069


4 x darlington switch, 1,5 A



ULN 2070


4 x darlington switch, 1,5 A

5.7 Digitale perifere drivers




ULN 2071

4 x darlington switch, 1,5 A



ULN 2074


4 x darlington switch, 1,5 A



ULN 2075


4 x darlington switch, 1,5 A

5.7 Digitale perifere drivers




ULN 2076

4 x darlington switch, 1,5 A



ULN 2077


4 x darlington switch, 1,5 A





ULN 2081A

7 x transistor array, 16 V, 200 mA



5.7 Digitale perifere drivers

**ULN 2082A**

7 x transistor array, 16 V, 200 mA


**ULN 2803A**

8 x darlington array, 50 V, 500 mA

**ULN 2804A**


8 x darlington array, 50 V, 500 mA

5.7 Digitale perifere drivers



UDN 2841

4 x darlington driver, 50 V, 1,5 A




UDN 2845

4 x darlington driver, 50 V, 1,5 A

5.7 Digitale perifere drivers


6/5.8

“Quick Switch” bus-schakelaars



QS3245


8 bit N-kanaals CMOS bus-switch




QS3R245

8 bit N-kanaals CMOS bus-switch


5.8 "Quick Switch" bus-schakelaars

**QS3306A**

2-voudige N-kanaals CMOS bus-switch


**QS3384**

10 bit N-kanaals CMOS bus-switch

**QS3L384**


10 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars




QS3LR384

10 bit N-kanaals CMOS bus-switch



QS3R384




10 bit N-kanaals CMOS bus-switch




QS3800

10 bit N-kanaals CMOS bus-switch, voorspanning op de uitgangen


5.8 "Quick Switch" bus-schakelaars

**QS3R800** 10 bit N-kanaals CMOS bus-switch, voorspanning op de uitgangen**QS3861** 10 bit N-kanaals CMOS bus-switch, "flow-through" pinout**QS3R861** 10 bit N-kanaals CMOS bus-switch, "flow-through" pinout


5.8 "Quick Switch" bus-schakelaars



QS3862 10 bit N-kanaals CMOS bus-switch, actief-HOGE en -LAGE enables




QS3R862 10 bit N-kanaals CMOS bus-switch, actief-HOGE en -LAGE enables




QS32245 8 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars




QS32X245

16 bit N-kanaals CMOS bus-switch



QS32XR245


16 bit N-kanaals CMOS bus-switch



QS32384


10 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars




QS32X384

20 bit N-kanaals CMOS bus-switch



QS32XL384


20 bit N-kanaals CMOS bus-switch



QS32XR384


20 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars




QS3L2384

10 bit N-kanaals CMOS bus-switch



QS32861


10 bit N-kanaals CMOS bus-switch, "flow-through" pinout




QS32X861

20 bit N-kanaals CMOS bus-switch, "flow-through" pinout


5.8 "Quick Switch" bus-schakelaars



QS32XR861 20 bit N-kanaals CMOS bus-switch, "flow-through" pinout




QS32862 10 bit N-kanaals CMOS bus-switch, actief-HOGE en -LAGE enables




QS32X862 20 bit N-kanaals CMOS bus-switch, actief-HOGE en -LAGE enables

5.8 "Quick Switch" bus-schakelaars




QS32XR862 20 bit N-kanaals CMOS bus-switch, actief-HOGE en -LAGE enables



QS34X245


32 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars



QS34XR245


32 bit N-kanaals CMOS bus-switch




QS34XR800

32 bit N-kanaals CMOS bus-switch, voorspanning op de uitgangen

5.8 "Quick Switch" bus-schakelaars




QS35861 10 bit N-kanaals CMOS bus-switch, "flow-through" pinout, 50 Ω weerstand



QS316211


24 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars



QS316245


16 bit N-kanaals CMOS bus-switch



QS32X2245


16 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars



QS32X2384


20 bit N-kanaals CMOS bus-switch



QS32XL2384


20 bit N-kanaals CMOS bus-switch

5.8 "Quick Switch" bus-schakelaars



QS32X2861


20 bit N-kanaals CMOS bus-switch, "flow-through" pinout



QS32X2862


20 bit N-kanaals CMOS bus-switch, actief-HOGE en -LAGE enables

5.8 "Quick Switch" bus-schakelaars



QS34X2245

32 bit N-kanaals CMOS bus-switch



QS3162211

24 bit N-kanaals CMOS bus-switch

6/5.9

Vier decaden tellers uit de 74C-serie

Inleiding

Een nuttige schakeling

Vier decaden tellers zijn zeer nuttige schakelingen voor iedereen die zich met zelfbouw van elektronische apparatuur bezig houdt. Immers, het tellen van pulsen of het meten van frequenties zijn bezigheden die nogal wat praktische toepassingen hebben.

- Op de eerste plaats uiteraard het fundamenteel meten van de frequentie van een wisselspanningssignaal. Met vier decaden bereikt men een nauwkeurigheid van 0,1 % wat voor de meeste toepassingen goed genoeg is.
- Op de tweede plaats kan men de frequentie als afgeleide grootheid toepassen bij het meten van allerlei andere grootheden. Digitale capaciteitsmeters, bijvoorbeeld, werken vrijwel allemaal volgens dit systeem. De te meten condensator wordt opgenomen in een oscillator en de uitgangsfrequentie van deze schakeling wordt digitaal gemeten. Men kan de oscillator zo opbouwen dat er een lineair verband ontstaat tussen de waarde van de te meten condensator en de uitgangsfrequentie van de oscillator.
- Op de derde plaats kan men vier decaden tellers toepassen in tijdschakelingen. Tijdklokken, chronometers en

tijdschakelaars zijn ondenkbaar zonder een digitale uitlezing van de tijd.

- Op de vierde plaats kan men vier decaden tellers uiteraard gebruiken voor het registreren van pulsen. Ook hiervoor zijn tal van toepassingen te verzinnen, zoals het registreren van het aantal bezoekers van een winkel, het tellen van voorwerpen en het detecteren van de intensiteit van het verkeer.

Geïntegreerde vier decaden tellers


Uiteraard kan men een vier decaden teller met de standaard IC's uit de 74-series TTL of de 40-series CMOS samenstellen. Maar dan heeft men toch wel een handjevol geïntegreerde schakelingen nodig! Diverse fabrikanten brengen echter in de 74C-serie TTL compleet geïntegreerde vier decaden tellers op de markt. In de meeste gevallen heeft men dan maar één dergelijk IC, vier display's en vier ordinai-

LEES OOK:

Hoofdstuk 4/7.40

Hoofdstuk 6/5.6

Hoofdstuk 6/50.14




5.9 Vier decaden tellers uit de 74C-serie

re schakeltransistoren nodig om een complete vier decaden teller op te bouwen. De serie bevat zeven typen, die onderling verschillen is de tel- en opslag-faciliteiten. Zo zijn er eenvoudige op-tellers beschikbaar zonder buffergeheugen, maar ook complexe schakelingen die op- en neertellers bevatten, een buffergeheugen en schakelingen die overbodige nullen in de uitlezing onderdrukken.

Sommige schakelingen zijn ontwikkeld voor het aansturen van zeven segment display's op LED-basis, anderen voor het aansturen van LCD-indicatoren.

Multiplex besturing

Een eigenschap dat alle schakelingen van deze familie gemeen hebben is de manier waarop de vier zeven segment display's worden aangestuurd. Er wordt gebruik gemaakt van een techniek die "multiplexing" heet. Het basisprincipe van deze techniek is geschetst in figuur 6/5.9-1.



Figuur 6/5.9-1: Het principe van multiplexing.

IC1 stelt de decoder voor die de BCD-informatie van de tellers omzet in de zeven signalen die worden gebruikt voor het

aansturen van de segmenten van de display's. Deze zeven lijnen zijn verbonden met alle gelijknamige segmenten van de vier display's. De gemeenschappelijke kathode van ieder display gaat via een schakeltransistor naar de massa. Het systeem werkt als volgt.

– Fase 1

De besturing in het IC zet de BCD-informatie van de eenheden teller op de ingangen van de decoder. De decoder transformeert deze informatie naar hoge en lage signalen die op de zeven segmenten van alle display's worden gezet. Op hetzelfde moment stuurt de besturing een hoog signaal naar de transistor T_n . Deze wordt in geleiding gestuurd, waardoor er stroom kan vloeien door de segmenten van Dy_n die hoog worden aangestuurd. De drie overige transistoren staan in sper, met als gevolg dat er geen stroom door de segmenten van Dy_1 , Dy_2 en Dy_3 kan vloeien.

– Fase 2

De besturing zet de BCD-code van de tientallen teller op de ingangen van de decoder. Transistor T_n wordt naar sper gestuurd en transistor T_3 naar geleiding. Het gevolg is dat de hoog aangestuurde segmenten van Dy_3 nu gaan branden.

– Fase 3

Nu wordt de BCD-informatie van de honderdtallen teller aan de decoder aangeboden en alleen transistor T_2 in verzadiging gestuurd. Uiteraard gaan de hoog aangestuurde segmenten van Dy_2 oplichten.

– Fase 4

Uiteraard zet de besturing nu de BCD-informatie van de duizendtallen teller op de ingangen van de decoder en wordt display Dy_1 opengestuurd.

5.9 Vier decaden tellers uit de 74C-serie

De vier fasen van dit proces worden gestuurd uit een interne clock-generator. De vier fasen worden zo snel afgewikkeld dat door de traagheid van het menselijk oog de indruk ontstaat dat alle vier de display's tegelijkertijd oplichten. In principe dus hetzelfde verschijnsel als bij een TV-beeld, waar op ieder moment slechts één klein beeldpuntje ergens op het beeldscherm oplicht maar waar het door dezelfde menselijke traagheid lijkt alsof er een compleet beeld aanwezig is.

Algemene eigenschappen 74C-serie

Inleiding

De ideale logische familie verbruikt géén stroom, heeft géén vertraging, maar wel gecontroleerde stijg- en afvaltijden en een storingsongevoeligheid van 50 % van de logische zwaai.


De 74Cxx metal gate CMOS-familie (Complementaire MOS: N-channel en P-channel) heeft kenmerken die hier aardig op beginnen te lijken. Het vermogen dat in rust wordt verbruikt bedraagt slecht 10 nW per poort. Het actieve vermogen hangt af van de voedingsspanning, frequentie, belasting en stijgtijden, maar bedraagt bij 1 MHz en 50 pF belasting minder dan 10 mW/poort.

Verder is de vertraging wel kort, maar niet nul: 25 tot 50 ns. De stijg- en afvaltijden zijn 20 tot 40 % langer dan de vertraging, zodat er hellingen ontstaan in plaats van stapfuncties.

Ten slotte bedraagt de storingsongevoeligheid 45 % van de volle logische spanningszwaai, terwijl de voedingsspanning

mag variëren van 3 V tot 15 V. De 74Cxx-familie heeft dezelfde aansluitingen als de standaard 74xx-serie en is ideaal voor batterijgevoede apparatuur wanneer men genoeg neemt met de lage snelheid.

Figuur 6/5.9-2 geeft als voorbeeld het schema van een 74C00, een NAND-poort met 2 ingangen.



Figuur 6/5.9-2: De structuur van een 74C-poort.

Let hierbij op de mooie complementaire samenstelling van de uitgangstrap!

Algemene eigenschappen

De 74Cxx CMOS-familie heeft de volgende algemene eigenschappen:

- Poortvertraging: 50 ns
- Vermogen per poort: 10 nW
- Klokfrequentiebereik: max. 12 MHz
- Voedingsspanning V_{cc} : 3 V tot 15 V
- Ingangsspanning V_i : 0,3 V tot $V_c + 0,3$ V

5.9 Vier decaden tellers uit de 74C-serie

– Fan-out: 2 TTL-ingangen

Aanbevolen bedrijfscondities

De aanbevolen bedrijfscondities voor 74Cxx-typen bij een voedingsspanning van 5 V zijn samengevat in de tabel van figuur 6/5.9-3.

	min	typ	max	
V_{cc}	3,0		15	V
V_{ih}	3,5			V
V_{il}			1,5	V
V_{oh}	4,5			V
V_{ol}			0,5	V
I_{ih}		0,005	1	μA
I_{il}	-1,0	-0,005		mA
T_a	-40	25	85	$^{\circ}C$

Figuur 6/5.9-3: De aanbevolen bedrijfscondities bij een voedingsspanning van +5 V.

De 74C925**Vier decaden teller met gemultiplexte zeven segment LED-drivers**


De 74C925 teller bestaat uit een viercijferige decimale teller, een interne uitgangslatch, NPN "sourcing" uitgangsdrievors voor een zeven segment display en een inwendige multiplexer voor vier gemultiplexte uitgangen. De multiplexschakeling heeft een eigen vrijlopende oscillator, zodat daar geen externe clock voor nodig is. De teller gaat een stap verder op de negatieve flank van de clock. Met een HOOOG signaal op de reset ingang wordt de teller op nul gezet. Wordt de latch enable ingang LAAG gemaakt dan wordt de stand van de teller overgenomen door de uitgangslatches.

Om de dissipatie te verminderen en zo doende verhitting van de chip tegen te


gaan wordt aanbevolen segmenttweerstanden te gebruiken. Wanneer heldere display's nodig zijn kan als extra een 75492 goed dienst doen als digitdriver. Wanneer deze driver met een 5 V voeding bij kamertemperatuur wordt gebruikt zijn geen segmenttweerstanden nodig. Bij een hogere spanning of hogere temperatuur is echter voorzichtigheid geboden. De 74C925 heeft een clock, een latch enable en een reset ingang. Alleen de CMOS-versie MM74C925 van NatSemi is leverbaar.

Technische gegevens

De aansluitgegevens van dit in DIL-16 ondergebracht IC zijn getekend in figuur 6/5.9-4, het intern blokschema in figuur 6/5.9-5. De timing van de schakeling is weergegeven in figuur 6/5.9-9.




Figuur 6/5.9-4: Aansluitgegevens van de 74C925.



Figuur 6/5.9-5: Intern blokschema van de 74C925.

5.9 Vier decaden tellers uit de 74C-serie




Figuur 6/5.9-6: De timing van de 74C925.


De 74C926

Vier decaden teller met gemultiplexte zeven segment output drivers voor LED-display's

De 74C926 bestaat uit een viercijferige decadenteller, een interne uitgangslatch, NPN "sourcing" uitgangsdrievors voor een zevensegment display en een inwendige multiplexer voor vier gemultiplexte uitgangen. De multiplexschakeling heeft een eigen vrijlopende oscillator, zodat voor het aftasten van de cijfers geen externe clock nodig is.




Figuur 6/5.9-7: De aansluitgegevens van de 74C926.



Figuur 6/5.9-8: Het intern blokschema van de 74C926.

De stand van de teller wordt telkens op de negatieve flank van de clock met één verhoogd. Met een HOOG signaal op de reset ingang wordt de teller op nul en de carry uitgang LAAG gezet. Wordt de latch enable ingang LAAG gemaakt dan wordt de stand van de teller ingeklokt in de uitgangslatches. Om de vermogensdissipatie te begrenzen en zodoende verhitte van de chip tegen te gaan, wordt aanbevolen segmentweerstand te gebruiken. Wanneer dit IC met een 5 V voeding bij kamertemperatuur wordt gebruikt zijn geen segmentweerstand nodig.

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-9: De timing-diagrammen van de 74C926.

Bij een hogere spanning of hogere temperatuur is echter voorzichtigheid geboden. De 74C926 heeft niet alleen een clock, een latch enable en een reset ingang, maar ook een display select en een carry uitgang voor het in cascade schakelen van tellers.

Het carry signaal gaat HOOG bij 6000 en weer LAAG bij 0000.

Alleen het CMOS-type MM74C926 van National Semiconductor is leverbaar.


Technische gegevens

De technische gegevens van de 74C926 zijn samengevat in de figuren 6/5.9-7 tot en met 6/5.9-9.


De 74C927**Seconden en minuten teller met gemultiplexte zeven segment output LED-drivers**

De 74C927 teller is een 6000 teller, waarbij het op één na hoogste digit door 6 deelt in plaats van door 10 zoals de anderen.

Deze schakeling is speciaal ontwikkeld voor het tellen van seconden en minuten.




Figuur 6/5.9-10: Aansluitgegevens van de 74C927.



Figuur 6/5.9-11: Intern blokschema van de 74C927.

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-12: Timing-diagrammen van de 74C927.

Verder bevat deze teller interne uitgangslatches, NPN "sourcing" uitgangsdrievors voor een zeven segment display en een inwendige multiplexer voor vier gemultiplexte uitgangen. De multiplexschakeling beschikt over een eigen vrijlopende oscillator, zodat deze geen externe clock nodig heeft. De inhoud van de teller wordt op de negatieve flank van de clock met één verhoogd. Met een HOOG signaal op de reset ingang wordt de teller op nul gezet en wordt de carry uitgang LAAG. Wordt de latch enable ingang LAAG gemaakt dan wordt de stand van de teller overgenomen door de uitgangslatches.

Om de dissipatie te beperken en verhitting van de chip te voorkomen dienen segmentweerstanden te worden gebruikt. Wanneer heldere display's gewenst zijn kan een extra 75492 worden gebruikt als digitdriver. Wordt dit IC met een 5 V voeding bij kamertemperatuur gebruikt dan zijn geen segmentweerstanden nodig. Bij een hogere spanning of hogere temperatuur bestaat echter gevaar voor oververhitting.

De 74C927 heeft clock, latch enable, reset en display select ingangen en voor het in cascade schakelen een carry uitgang. De

eerste, tweede en vierde trap delen door 10, terwijl de derde trap door 6 deelt. Als de clockfrequentie dus 10 Hz is, kan op het display het bereik van tienden seconden tot en met minuten worden afgelezen (maximaal 9:59,9).

Alleen de CMOS-versie MM74C927 van National Semiconductor is leverbaar.

Technische gegevens

De technische gegevens van de 74C927 zijn samengevat in de figuren 6/5.9-10 tot en met 6/5.9-12.

De 74C928

Drie-en-half decade teller met gemultiplexte zeven segment LED-drivers

De 74C928 is een teller waarvan de hoogste digit door 2 deelt in plaats van door 10 zoals de anderen. Aangezien de carry uitgang HOOG gaat als de teller op 2000 komt en weer LAAG wordt bij 0000 is dit een drie-en-half decade teller. Verder bevat de 74C928 interne uitgangslatches, NPN "sourcing" uitgangsdrievors voor ze-

5.9 Vier decaden tellers uit de 74C-serie

ven segment display's en een interne multiplexer voor vier gemultiplexte uitgangen. Ook nu beschikt de multiplexschakeling over een eigen vrijlopende oscillator, zodat deze geen externe clock voor nodig heeft.

De inhoud van de teller wordt op de negatieve flank van de clock met één verhoogd. Met een HOOG signaal op de reset ingang wordt de teller op nul en de carry uitgang LAAG gezet. Wordt de latch enable ingang LAAG gemaakt dan wordt de stand van de teller overgenomen door de uitgangslatches.


Om verhitting van de chip te voorkomen moeten segmentweerstandsen worden gebruikt. Als heldere display's gewenst zijn kan bijvoorbeeld een 75492 worden gebruikt als digitdriver. Bij 5 V en kamertemperatuur zijn dan geen segmentweerstandsen nodig. Bij een hogere spanning of hogere temperatuur bestaat echter gevaar voor oververhitting.

Deze counter heeft clock, reset, latch enable en display select ingangen en een carry uitgang. De laagste drie trappen delen door 10 en de hoogste door 2.


Alleen het CMOS-type MM74C928 van National Semiconductor is leverbaar.

Technische gegevens


De technische gegevens van de 74C928 zijn samengevat in de figuren 6/5.9-13 tot en met 6/5.9-15.



Figuur 6/5.9-13: De aansluitgegevens van de 74C928.



Figuur 6/5.9-14: Het intern blokschema van de 74C928.



Figuur 6/5.9-15: De timing-diagrammen van de 74C928.

5.9 Vier decaden tellers uit de 74C-serie

De 74C945

Vier digit op-en-neer counter/latch/decoder/driver voor LCD's

De 74C945 is een viercijferige teller waarmee LCD-display's direct aangestuurd kunnen worden. De 74C945 bevat een vier decaden op-en-neer teller met uitgangslatches, een teller/latch-select multiplexer en zeven segment decoders. Tevens is de chip voorzien van een oscillator/driver, segmentdrivers en de display-blank schakeling. Het IC heeft 28 segmentuitgangen voor het aansturen van een viercijferig display. De golfvormen voor segmenten en backplane worden weliswaar intern gegenereerd, maar ze kunnen ook afhankelijk worden gemaakt van een extern signaal zoals bijvoorbeeld een andere 74C945. Hierdoor kunnen meerdere display's gemakkelijker in cascade worden geschakeld, waarbij ook de carry/borrow uitgang wordt gebruikt. Met het select signaal kiest men of de inhoud van de teller of die van de latch wordt zichtbaar gemaakt. De reset en store signalen maken toepassing als periode- of frequentieteller mogelijk.

Aansluitgegevens en intern blokschema

De aansluitgegevens van de 40-pens DIL-behuizing zijn getekend in figuur 6/5.9-16, het intern blokschema van de schakeling in figuur 6/5.9-17.

Beschrijving van de signalen


– Backplane In/Out

Wanneer de oscillatingang is geaard is deze pen een ingang waarmee een extern apparaat een backplane golfvorm kan invoeren. Is de oscillatingang open dan is deze pen een uitgang

en levert hij het backplane signaal voor de uitlezing.

– Oscillator

De oscillatiefrequentie (typisch 85 Hz) kan worden verlaagd door een condensator (C_{osc}) tussen deze pen en aarde aan te sluiten. Als deze pen aan aarde wordt gelegd, kan de teller als slaaf van een extern backplane signaal worden gebruikt.



Figuur 6/5.9-16: De aansluitgegevens van de behuizing van de 74C945.


– Store

Deze ingang bestuurt de op de chip aanwezige latches. Als Store LAAG is staan de latches in de "doorstroom"-mode, de uitgangen volgen de teller. Als Store HOOG dan wordt de inhoud van de teller opgeslagen en vastgehouden in de latches.

– Reset

LAAG reset de teller op nul.

5.9 Vier decaden tellers uit de 74C-serie




Figuur 6/5.9-17: Het intern blokschema van de 74C945.

- Clock
De teller doet een stap op de negatieve flank.
- Enable
LAAG stopt de werking van de teller.
- Blanking
Met HOOG worden de display's ge-
doofd.
- Select

HOOG laat de inhoud van de teller zien en LAAG die van de latches.

- Carry
Deze uitgang gaat HOOG als bij het optellen 9999 wordt bereikt of 0000 bij het neertellen.
- Up/Down
Als deze ingang HOOG is telt de teller op (neer indien LAAG).

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-18: De timing-diagrammen van de 74C945.

- A1 tot en met G1
Segmentuitgangen van digit 1.
- A2 tot en met G2
Segmentuitgangen van digit 2.
- A3 tot en met G3
Segmentuitgangen van digit 3.
- A4 tot en met G4
Segmentuitgangen van digit 4.

Timing-diagrammen

In figuur 6/5.9-18 zijn de timing-diagrammen van de 74C945 getekend.

De 74C946

**Vier-en-half digit
counter/decoder/driver voor
LCD-display's**

De 74C946 is een vier-en-half cijferige teller met directe aansturing voor LCD-display's. De 74C946 bevat een keten van decadetellers, decoders, uitgangslatches, zeven segment drivers, tel inhibit en back-plane driverschakelingen. De chip onder-

5.9 Vier decaden tellers uit de 74C-serie

druckt automatisch alle voorlopende nullen en is voorzien van een carry uitgang voor grotere flexibiliteit en het in cascade schakelen van meerdere vier digit secties. De 74C946 heeft 29 segmentuitgangen voor het aansturen van een standaard 4,5 digit LCD-display. De op de chip aanwezige backplane oscillator/driver kan worden uitgeschakeld door de oscillatorpen te aarden, waardoor de 74C946 afhankelijk wordt van een extern backplane signaal (slave). De reset en store signalen maken toepassing als periode- of frequentieteller mogelijk.

De 74C946 is leverbaar als MM74C946 van National Semiconductor of als (pen-compatibele) ICM7224 van Intersil (Harris).

Aansluitgegevens en intern blokschema

De aansluitgegevens van de DIL-40 behuizing zijn geschetst in figuur 6/5.9-19, het intern blokschema in figuur 6/5.9-20.

Beschrijving van de signalen

– Backplane In/Out

Deze pen is een ingang als de oscillatorringang is geaard. Via deze pen wordt dan het backplane signaal van een externe schakeling ingevoerd. Bij open oscillatorringang is dit een uitgangspen voor het backplane signaal van een LCD.

– Oscillator

De oscillatiefrequentie (typisch 85 Hz) kan worden verlaagd door een condensator (C_{osc}) tussen deze pen en aarde te plaatsen. Ligt deze pen aan aarde dan wordt de backplane-pen een ingang.

– Store ingang

Deze bestuurt de latches. Als store LAAG is volgen de uitgangen van de latches de teller ("doorstroom"-mode),

maar als store HOOG is wordt de inhoud van de teller opgeslagen en zichtbaar gemaakt.

– Reset ingang

LAAG reset de teller op nul.

– Clock ingang

Teller wordt op elke negatieve flank met één verhoogd.

– Enable ingang


LAAG stopt de werking van de teller.

– Leading Zero ingang (LZI)

Wanneer deze ingang HOOG is, worden alle voorlopende nullen onzichtbaar.

– Leading Zero uitgang (LZO)

Deze uitgang gaat HOOG zodra de inhoud van de latch nul en LZI HOOG is.



Figuur 6/5.9-19: Aansluitgegevens van de 74C946.


– Carry uitgang

Deze uitgang gaat HOOG als de stand 9999 wordt bereikt.

– A1 tot en met G1

Segmentuitgangen van digit 1.

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-20: Het intern blokschema van de 74C946.


- A2 tot en met G2
Segmentuitgangen van digit 2.
- A3 tot en met G3
Segmentuitgangen van digit 3.
- A4 tot en met G4
Segmentuitgangen van digit 4.
- 1/2 digit uitgang

Gaat HOOG als de teller van 9999 overgaat in 0000 en blijft HOOG totdat reset LAAG gaat.

Timing-diagrammen

In figuur 6/5.9-21 zijn de timing-diagrammen van de 74C946 samengevat.

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-21: De timing-diagrammen van de 74C946.

De 74C947

Vier digit up/down counter/latch/decoder/driver

De 74C947 is een viercijferige decadeteller met directe aansturing voor LCD-display's. De 74C947 bevat een vier decaden op-en-neer teller met uitgangslatches en zeven segment decoders. De chip is bovendien voorzien van een oscillator/driver, segmentdrivers en een automatische display-blank schakeling (true ripple blanking). Alle voorlopende nullen worden automatisch onderdrukt, behalve


die van het laagste digit die echter optioneel kan worden onderdrukt.

De 74C947 heeft 28 segmentuitgangen voor het aansturen van een vier digit LCD-display. Hoewel de golfvormen voor de segmenten en het backplane intern worden gegenereerd, kunnen ze ook afhankelijk worden gemaakt van een extern signaal, bijvoorbeeld een andere 74C947. Meerdere display's kunnen zodoende gemakkelijker in cascade worden geschakeld, waarbij ook de carry/borrow uitgang wordt gebruikt. De reset en store signalen maken toepassing als periode- of frequentieteller mogelijk.

5.9 Vier decaden tellers uit de 74C-serie

Aansluitgegevens en intern blokschema

De aansluitgegevens van de DIL-40 behuizing van de 74C847 zijn weergegeven in figuur 6/5.9-22, het intern blokschema in figuur 6/5.9-23.



Figuur 6/5.9-22: Aansluitgegevens van de 74C947.

Beschrijving van de signalen


- Backplane in/out
Bij geaarde oscillatingang is deze pen een ingang voor invoering van het backplane signaal van een extern apparaat. Is de oscillatingang open dan werkt deze pen als uitgang voor het backplane signaal van het LCD-display.
- Oscillator
De oscillatiefrequentie (typisch 85 Hz) kan worden verlaagd door een condensator (C_{osc}) tussen deze pen en aarde aan te sluiten. Als deze pen aan aarde wordt gelegd, volgt de display uitgang van de teller een extern backplane signaal (slave).

- Store
Deze ingang bestuurt de op de chip aanwezige latches.
Als store LAAG is staan de latches in de "doorstroom"-mode en volgen de uitgangen de teller.
Als store HOOG is wordt de inhoud van de teller opgeslagen en vastgehouden in de latches.
- Reset
LAAG reset de teller op nul.
- Clock
De teller telt een eenheid op of af op de negatieve flank.
- Enable
LAAG stopt de werking van de teller.
- Leading Zero Input (LZI)
Wanneer deze ingang HOOG is, worden de voorlopende nullen onzichtbaar gemaakt.
- Leading Zero Output (LZO)
Deze uitgang gaat HOOG zodra de inhoud van de latch nul wordt, LZI HOOG is en de oscillatorpen open is.
- Carry
Deze uitgang gaat HOOG als bij het optellen 9999 wordt bereikt of 0000 bij het neertellen.
- Up/Down
Als deze ingang HOOG is telt de teller op, de teller telt neer indien deze ingang LAAG is.
- A1 tot en met G
Segmentuitgangen van digit 1.
- A2 tot en met G2
Segmentuitgangen van digit 2.
- A3 tot en met G3
Segmentuitgangen van digit 3.
- A4 tot en met G4
Segmentuitgangen van digit 4.

Timing-diagrammen

In figuur 6/5.9-24 zijn de timing-diagrammen van de 74C947 samengevat.

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-23: Het intern blokschema van de 74C947.

Voorbeeldschakelingen


Eenvoudigste toepassing met de 74C925

In figuur 6/5.9-25 is de eenvoudigste schakeling rond de 74C925 weergegeven. Een vier decaden impulstellertje met slechts 19 onderdelen! De LED-display's zijn van het type "common kathode", de segmentstroom wordt begrensd door de zeven weerstanden tussen de uitgangen van de teller en de segmentlijnen. Via de drie


ingangen CLK, LE en RST kan men de werking van de schakeling besturen. De te tellen pulsen moeten naar TTL-niveau worden omgezet en besturen de CLK-ingang.

De LE-ingang kan rechtstreeks met de massa worden verbonden als men de pulsen continu wil tellen. De RST-ingang wordt via een kleine weerstand met de massa verbonden. Zet men even de voedingsspanning op deze ingang dan reset de teller naar nul.

5.9 Vier decaden tellers uit de 74C-serie




Figuur 6/5.9-24: De timing-diagrammen van de 74C947.



Figuur 6/5.9-25: Een eenvoudige impulsteller rond de 74C925.

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-26: Een schakeling rond de 74C926 die een “auto-ranging”-puls afgeeft als de uitlezing minder dan “999” aanwijst.


Teller met “auto-ranging”-uitgang

In figuur 6/5.9-26 is een schema van een frequentieteller rond de 74C926 getekend die als extra een “auto-ranging” uitgang MUF heeft. Als het meest linkse display “0” aanwijst, dus bij meetresultaten tot en met “999”, wordt via een poortschakeling uit de segmentbesturingslijnen een pulserend signaal MUF afgeleid. Dit signaal kan gebruikt worden om de tijdbasis die de timing van de schakeling regelt, te besturen. Op dat moment moet de tijdbasis bijvoorbeeld omschakelen van een meettijd puls van 0,1 s naar een meettijd puls van 1 s. Op deze manier kan men vrij

eenvoudig een automatisch omschakelende frequentiemeter maken.


Frequentiemeter rond de 74C925

In figuur 6/5.9-27 wordt een door Elektor ontwikkeld schema gegeven van een zeer eenvoudige frequentiemeter met drie bereiken tot respectievelijk 1 kHz, 10 kHz en 100 kHz. Het te meten ingangssignaal wordt eerst door een eenvoudige versterker rond T6 gevoerd en op TTL-niveau gebracht. Voor de tijdbasis wordt gebruik gemaakt van een 8650. Dit IC bevat een kristaloscillator van 100 kHz en een instelbare frequentiedeler.



Figuur 6/5.9-27 Een volledige frequentiemeter rond de 74C925 (bron: *Elektuur*).

5.9 Vier decaden tellers uit de 74C-serie



Figuur 6/5.9-28: Twee systemen voor het cascaderen van twee of meerdere 74C945 schakelingen.

Door middel van de omschakelaar S1a wordt de tijdbasis ingesteld op uitgangspulsen met een periode van respectievelijk 0,1 s, 1 s en 10 s.

De meettijd van de meter wordt hiermee ingesteld op 0,2 s, 2 s en 20 s. Dit wordt aangegeven door de LED D5. Twee monostabiele multivibratoren in IC2 regelen

de rest van de besturing. Deze schakelingen wekken de reset en de latch enable pulsen op voor de 74C925. De twee dioden D2 en D3 vormen de poort, die de ingangspulsen doorlaat naar de clock ingang van de 74C925 als de tijdbasis de meetcyclus genereert.

5.9 Vier decaden tellers uit de 74C-serie

Het cascaderen van meerdere 74C945 schakelingen

Dank zij de carry uitgang van de 74C945 kan men met twee van deze IC's op een heel eenvoudige manier een acht digit teller samenstellen. Hoe dat moet is getekend in figuur 6/5.9-28. In het bovenste schema in de zogenoemde "ripple"-oplossing voorgesteld. Het te meten signaal wordt aangeboden aan de clock ingang van het rechter IC. De carry uitgang van deze schakeling stuurt de clock van het linker IC. De werking is duidelijk: eerst wordt het rechter IC volgeteld, de

carry geeft een puls aan het linker IC en het rechter IC start een nieuwe telcyclus. In de onderste schakeling wordt gebruik gemaakt van het zogenoemde "synchrone" principe. Het ingangssignaal COUNT wordt aan de clock ingangen van beide tellers gelegd. De carry uitgang van de rechter schakeling stuurt nu echter de enable ingang van de linker schakeling. De smalle positieve carry puls die de rechter schakeling genereert bij overflow zet de enable van de linker schakeling even buiten werking, zodat dit IC één puls telt.

5.9 Vier decaden tellers uit de 74C-serie